EJEMPLO Y APLICACIONES DE LOS FLIP FLOP

EJEMPLOS Y APLICACIONES DE LOS CIRCUITOS FLIP FLOPS

Dado el siguiente circuito secuencial asíncrono construido a base de flip-flops D:

Obtener la tabla de secuencias para dicho circuito suponiendo que los flip-flops D utilizados son del tipo en los cuales los cambios de estado ocurren en la transición positiva (de "0" a "1") del pulso a la entrada de la terminal de reloj. Tras esto, supóngase que hubo una equivocación en la adquisición de los flip-flops D y que el circuito se construye con flip-flops del tipo en los cuales los cambios de estado ocurren en la transición negativa del pulso a la entrada de la terminal de reloj. ¿Qué diferencia hay entre el comportamiento de ambos?

Supondremos, como de costumbre, que el estado inicial del circuito es:

                                                           Q₀Q₁Q₂=000.

Al empezar, para la primera transición, con dos ceros en el NAND,Q₁Q₂=00; esto pone un "1" en su salida, el cual es invertido en la burbuja inversora NOT en la terminal Clear (CLR) de los tres flip-flops D y por lo tanto no afecta a ninguno de ellos. El primer flip-flop D cambia de estado de Q₀=0 a Q₀=1 por estar alimentada su entrada con su salida complementaria Q₀=1 (de hecho, el primer flip-flop se estará comportando todo el tiempo como un flip-flop T). Este cambio hace que Q₀ caiga de "1" a "0", sin efecto alguno en el segundo flip-flop que le sigue puesto que sólo las transiciones de "0" a "1" en la terminal C producirán un cambio. Por lo tanto, el segundo flip-flop se queda en su estado Q₁=0, y lo mismo sucede con el tercer flip-flop.

Para la segunda transición de estados, el primer flip-flop, siempre alimentado en su entrada D con su salida complementaria Q₀, cambia su salida de Q₀=1 a Q₀=0. Pero el segundo flip-flop, estando alimentado con Q₀, debe cambiar esta terminal de Q₀=0 a Q₀=1, con lo cual se provoca un cambio de estado en el segundo flip-flop.
Manteniendo un análisis semejante, acumulamos la siguiente información.

       Primera  transición:                                   El estado es Q₀Q₁Q₂=100.

Segunda transición:                                  El estado es Q₀Q₁Q₂=0100.

Tercera transición:                                    El estado es Q₀Q₁Q₂=110.

Cuarta transición:                                     El estado es Q₀Q₁Q₂=001.

Quinta transición:                                     El estado es Q₀Q₁Q₂=101.

Al llegar a la sexta transición, tenemos la situación Q₁Q₂=11, lo cual hace que la salida del NAND cambie de "1" a "0", y este "0" al ser invertido por las burbujas inversoras NOT en las terminales CLR de los tres flip-flops "limpia" al circuito regresándolo al estado Q₀Q₁Q₂ = 000. Esto se ve más claramente en el diagrama de tiempos para este circuito:

Todo el comportamiento del circuito se puede resumir entonces en la siguiente tabla de secuencias:

OTRA APLICACIÓN DE LOS FLI FLOP

El circuito FLIP FLOP es importante utilizarlo ya que es Unidad Básica de Almacenamiento de Memoria Ram estática.

Mientras que la memoria dinámica trata de las electricidades evanescentes, atrapar y mantener en su lugar, la memoria estática permite el flujo de corriente para continuar en su camino. Por el contrario, altera la trayectoria seguida por el poder, usando uno de dos posibles líneas de viajes con motivo del estado de ser recordado. Memoria estática funciona como un interruptor que potencialmente permite o detiene el flujo de electricidad; todo esto gracias a los circuitos flip flop.

MODELOS DE FLIP FLOP

MODELOS DE CIRCUITOS FLIP FLOP

La principal diferencia entre varios tipos de flip-flops es el número  de  entradas  que poseen y la manera en la cual las entradas afecten el estado binario.

 Un circuito flip-flop puede estar formado por dos compuertas NAND o dos compuertas NOR

Registro Básico construido con compuertas NAND

Este es el circuito más sencillo y básico de un FF, Puede ser construido a partir de dos compuertas NAND o dos compuertas NOR con dos entradas, a continuación se ilustra con compuertas NAND, y es denominado "Registro Básico NAND". La forma de conectarlas es la siguiente: se deja libre una de las entradas de cada compuerta, las sobrantes son conectadas independientemente de manera cruzada hacia la salida de la compuerta contraria.

La siguiente tabla muestra el estado inicial del Registro Básico NAND, cuando sus entradas se encuentran en ALTO (Estado de reposo del FF). Para comenzar la acción de "Flip Flop" será necesario enviar a BAJO alguna de las entradas, con su correspondiente cambio de estado a la salida.

La siguiente tabla nos muestra los diferentes cambios de las salidas, según cada selección de entradas (La "X" significa que no importa el estado en el que se encuentren en ese momento):

de la tabla podemos resumir que:

• Si SET y RESET están en ALTO, el FF mantiene sus salidas en el estado actual.
• Si RESET recibe un pulso BAJO, las salidas son forzadas a Q = 0 y /Q = 1
• Si SET recibe un pulso BAJO, las salidas son forzadas a Q = 1 y /Q = 0
• Si las dos entradas reciben pulsos BAJOS, las salidas son forzadas a Q = 1 y /Q = 1

Este último cambio normalmente se considera como no deseado, ya que el principio básico es que las salidas siempre estén invertidas (Aunque en ciertos casos especiales, nosotros podríamos utilizar este efecto).

Entonces, la tabla de verdad del Registro Básico NAND es la siguiente:

Registro Básico con compuertas NOR

La conexión del Registro Básico NOR es exactamente igual al del Registro NAND, pero los cambios en sus salidas son completamente diferentes, A continuación se ilustran las dos tablas de verdad para hacer el comparativo entre una y otra.

TABLA DE VERDAD DE LOS REGISTRO NOR

FLIP FLOP inicializa-(set-reset)

Es un flip flop inicializa (set-reset), termino que es común abreviar como flip flop R-S, estos tiene dos salidas características, indicadas como  Q y Q¯, no (Q). bajo condiciones normales de operación  estas salidas siempre son opuestas, es decir complementarias.

Modo se inicialización (set). Inicializar (set): significa llevar la salida Q al estado lógico 1. Esta operación se lleva a cabo cuando la entrada S es un cero lógico y R esta un uno lógico.

Modo de reinicialización (reset) : reinicializar significa llevar la salida Q al estado lógico 0, esta operación  se presenta cuando la entrada R es el cero lógico y la entrada S esta en un lógico.

Modo de retención (hold): este modo es el estado “no hacer nada” o “recordar”. La salida no cambia sin importar su cambio.

 

FLI FLOP RS temporizado

Consiste en un flip-flop básico NOR y dos compuertas NAND. Las salidas de las dos compuertas AND permanecen en cero mientras el pulso del reloj (abreviado en inglés CP) sea 0, independientemente de los valores de entrada S y R se permite llegar al flip-flop básico. El estado de puesta a uno se logra con S=1, R=0 y CP=1. Para cambiar el estado de puesta a cero (o borrado) las entradas deben ser S=0, R=1 y CP=1. Con S=1 y R=1, la ocurrencia de los pulsos de reloj causará que ambas salidas vayan momentáneamente a 0. Cuando quite el pulso, el estado del flip-flop será indeterminado, es decir, podría resultar cualquier estado, dependiendo de si la entrada de puesta a uno o la de puesta a cero del flip-flop básico, permanezca el mayor tiempo, antes de la transición a 0 al final del pulso.

FLIP-FLOP D (datos data):

Tiene solamente una entrada de datos (D) y una entrada de reloj (CK).  El flip-flop D, con frecuencia, se denomina flip-flop de retardo (y de datos).  Este nombre describe con precisión la operación que realiza.  Cualquier que sea el dato en la entrada (D), éste aparece en la salida normal retardado un pulso de reloj.  El dato es transferido a la salida durante la transición del nivel BAJO al ALTO del pulso de reloj.

FLIP-FLOP D temporizado:

El flip-flop tipo D recibe su nombre por la habilidad de transmitir "datos" a un flip-flop. Es básicamente un flip-flop RS con un inversor en la entrada R. el inversor agregado reduce el numero de entradas de dos a uno. Este tipo de flip-flop se llama algunas veces bloqueador D con compuertas o flip-flop de bloqueo. La entrada CP se le da a menudo la designación variable G (de gate) para indicar que esta entrada esta habilita el flip-flop de bloqueo para hacer posible que los datos entren al mismo.

TABLA DE LA VERDAD DE LOS FF D

FLIP-FLOP tipo "J-K"

Este uno de los circuitos flip flops fundamentales de muchos circuitos avanzados como contadores y registros de corrimiento. Este dispositivo puede considerarse como el flip-flop universal; los demás tipos pueden construirse a partir de él.

Este FF cuenta con dos entradas de datos J y K, su función es en principio la misma que el Registro básico NAND o NOR, pero con la diferencia que la condición en las entradas J = 1, K = 1, a diferencia del Registro NAND, que generaría una salida errónea o no deseada, en un FF J-K, obliga a las salidas a conmutar su estado al opuesto (Toggle) a cada pulso del reloj. Esto lo convierte en un tipo de FF muy versátil.

TABLA DE LA VERDAD DE FF TIPO J-K

FLIP FLOP JK temporizado

Se comporta como un flip-flop RS excepto cuando J y K sean ambos 1. Cuando J y K sean 1, el pulso de reloj se transmite a través de una compuerta AND solamente; aquella cuya entrada se conecta a la salida del flip-flop la cual es al presente igual a 1. Así, si Q=1, la salida de la compuerta AND superior se convertirá en 1 una vez que se aplique un pulso de reloj y el flip-flop se ponga a cero. Si Q´=1 la salida de la compuerta AND se convierte en 1 y el flip-flop se pone a uno. En cualquier caso, el estado de salida del flip-flop se complementa.

Flip-Flop T

El flip-flop T se obtiene del tipo JK cuando las entradas J y K se conectan para proporcionar una entrada única designada por T. El flip-flop T, tiene sólo dos condiciones. Cuando T = 0 ( J = K = 0) una transición de reloj no cambia el estado del flip-flop. Cuando T = 1 (J = K = 1) una transición de reloj complementa el estado del flip-flop.

Flip-Flop Maestro-Esclavo

Todos los cuatro FF-AN pueden implementarse siguiendo las órdenes de un FF-D-AN a su entrada .El FF-D hace de puerta (Cerrojo). Cada pulso en el clock hará que la señal entre al sistema (como salida del FF-D-AN) y salga la misma a la salida final respetando la tabla de verdad del FF esclavo. Así, si el esclavo es un FF-X-AN, todo el conjunto se comporta como un FF-X-ME —aquí X puede ser un FF o bien también un sistema secuencial complejo.

CIRCUITO FLIP FLOP

CIRCUITO FLIP- FLOP

Es una combinación de compuertas lógicas, capaces de almacenar un bit de información.  Se consideran como dispositivos síncronos, que significa que la salida cambia de estado únicamente en un instante especifico de una entrada de disparo denominada reloj (CLK), la cual recibe el nombre de entrada de control, C. Esta es la representación general par un Flip Flop (comúnmente llamado "FF")

 

FUNCION DEL CIRCUITO FLIP FLOP (FF):

Un circuito flip-flop tiene dos salidas, una para el valor normal y otra para el valor complementario del valor almacenado en él. La información binaria puede entrar en un flip-flop en una gran variedad de formas. Su funcionamiento es similar al de un revelador de  engache. Por esta razón se considera a los flip flop, como un dispositivo biestables.

Los flip flops son importantes en circuitos lógicos porque presentan características de memoria. Las salidas de los FF sólo pueden tener dos estados (binario) y siempre tienen valores contrarios, como podemos ver en la siguiente tabla:

Los FF pueden tener varias entradas, dependiendo del tipo de las funciones internas que realice, y tiene dos salidas:

TABLA DE LA VERDAD DE UN CIRCUITO FLIP FLOP

Las entradas de un FF obligan a las salidas a conmutar hacia uno u otro estado o hacer "flip flop" (Término anglosajón),